home *** CD-ROM | disk | FTP | other *** search
/ Languguage OS 2 / Languguage OS II Version 10-94 (Knowledge Media)(1994).ISO / language / embedded / mcu332 / 332src.arc / RESETV.LST < prev    next >
File List  |  1990-05-02  |  52KB  |  876 lines
  1. Motorola 68000 Family Assembler                (1.0 ) Wed May 02 21:06:40 1990
  2.  
  3.  
  4.  
  5. abs. rel.   LC   obj. code   source line
  6. ---- ----   ---- ---------   -----------
  7.    1    1   0000            |
  8.    2    2   0000            |** Set checksum at "CHECKVAL" below! **
  9.    3    3   0000            |
  10.    4    4   0000            |         TTL       Reset Vector and Code Size
  11.    5    5   0000            |         OPT       P=68332
  12.    6    6   0000            |******************************************************************************
  13.    7    7   0000            |** Exported portion                                                        ***
  14.    8    8   0000            |*V****************************************************************************
  15.    9    9   0000            |***                                                                        ***
  16.   10   10   0000            |***   MODULE:                                                              ***
  17.   11   11   0000            |***     RESETV - This module contains the reset vector for the system.     ***
  18.   12   12   0000            |***              It also includes a longword that contains the size of     ***
  19.   13   13   0000            |***              the code segment in bytes and all of the user custom-     ***
  20.   14   14   0000            |***              ization parameters.                                       ***
  21.   15   15   0000            |***                                                                        ***
  22.   16   16   0000            |***   ENVIRONMENT:                                                         ***
  23.   17   17   0000            |***     MC68332 BCC EVM system                                             ***
  24.   18   18   0000            |***                                                                        ***
  25.   19   19   0000            |***   LANGUAGE:                                                            ***
  26.   20   20   0000            |***     M68MASM for MS-DOS MC68332 assembly language relocatable module    ***
  27.   21   21   0000            |***                                                                        ***
  28.   22   22   0000            |***   SUMMARY OF CONTENTS:                                                 ***
  29.   23   23   0000            |***      <will be linked to start at $60000 for BCC>                       ***
  30.   24   24   0000            |***      System reset vector.                                              ***
  31.   25   25   0000            |***      Code segment size.                                                ***
  32.   26   26   0000            |***      User customization parameters.                                    ***
  33.   27   27   0000            |***                                                                        ***
  34.   28   28   0000            |***   NOTES:                                                               ***
  35.   29   29   0000            |***     1.  Source equivalent copy of 332Bug parameter area for Motorola   ***
  36.   30   30   0000            |***         FREEWARE Bulletin Board System (BBS) to produce object         ***
  37.   31   31   0000            |***         equivalent code.  See REVISION HISTORY below for version nbr.  ***
  38.   32   32   0000            |***     2.  This source code can be freely used at no cost/obligation,     ***
  39.   33   33   0000            |***         i.e. it is PUBLIC DOMAIN software.  Please report any errors/  ***
  40.   34   34   0000            |***         additions to the SYSOP of the Motorola FREEWARE BBS.           ***
  41.   35   35   0000            |***     3.  Parameters which reference linker symbols (XREF/XDEF) will     ***
  42.   36   36   0000            |***         not be defined until link time, so the obj. code listed here   ***
  43.   37   37   0000            |***         will not match the actual EPROM code.                          ***
  44.   38   38   0000            |***                                                                        ***
  45.   39   39   0000            |*^****************************************************************************
  46.   40   40   0000            |***  INTERNAL PORTION OF THE MODULE HEADER                                 ***
  47.   41   41   0000            |******************************************************************************
  48.   42   42   0000            |***                                                                        ***
  49.   43   43   0000            |***   REVISION HISTORY (add changes to the top):                           ***
  50.   44   44   0000            |***                                                                        ***
  51.   45   45   0000            |***      DATE         AUTHOR               CHANGES                         ***
  52.   46   46   0000            |***   ----------  ---------------  -------------------------------------   ***
  53.   47   47   0000            |***    01/16/90   Peter S. Gilmour Initial version port to MS_DOS based    ***
  54.   48   48   0000            |***                                M68MASM from original source code.      ***
  55.   49   49   0000            |***                                Compatible with 332Bug version 1.01.    ***
  56.   50   50   0000            |***    05/02/90   Peter S. Gilmour Compatible with 332Bug version 1.02.    ***
  57.   51   51   0000            |***                                                                        ***
  58.   52   52   0000            |******************************************************************************
  59.   53   53   0000            |
  60.   54   54   0000            |***                                                                        ***
  61.   55   55   0000            |***   XDEFS:                                                               ***
  62.   56   56   0000            |***                                                                        ***
  63.   57   57   0000            |         XDEF      ORIGIN              Start of program space
  64.   58   58   0000            |         XDEF      CODESIZE            Size of program space in bytes
  65.   59   59   0000            |         XDEF      CHECKSUM            Permit access by confidence test
  66.   60   60   0000            |* Old CSn base addr reg. values
  67.   61   61   0000            |         XDEF      .CSBAR0,.CSBAR1,.CSBAR2,.CSBAR3,.CSBAR4,.CSBAR5
  68.   62   62   0000            |         XDEF      .CSBAR6,.CSBAR7,.CSBAR8,.CSBAR9,.CSBAR10
  69.   63   63   0000            |* Old CSn base addr reg. values
  70.   64   64   0000            |         XDEF      .CSOR0,.CSOR1,.CSOR2,.CSOR3,.CSOR4,.CSOR5
  71.   65   65   0000            |         XDEF      .CSOR6,.CSOR7,.CSOR8,.CSOR9,.CSOR10
  72.   66   66   0000            |* Common CSBOOT values
  73.   67   67   0000            |         XDEF      .CSBARBT            Old/new CSBOOT base addr reg. value
  74.   68   68   0000            |         XDEF      .CSORBT             Old/new CSBOOT option reg. value
  75.   69   69   0000            |* New CSn base addr reg. values
  76.   70   70   0000            |         XDEF      CSBAR0$,CSBAR1$,CSBAR2$,CSBAR3$,CSBAR4$,CSBAR5$
  77.   71   71   0000            |         XDEF      CSBAR6$,CSBAR7$,CSBAR8$,CSBAR9$,CSBAR10$
  78.   72   72   0000            |* New CSn base addr reg. values
  79.   73   73   0000            |         XDEF      CSOR0$,CSOR1$,CSOR2$,CSOR3$,CSOR4$,CSOR5$
  80.   74   74   0000            |         XDEF      CSOR6$,CSOR7$,CSOR8$,CSOR9$,CSOR10$
  81.   75   75   0000            |
  82.   76   76   0000            |         XDEF      .RAMMCR             RAM Config. Reg. value
  83.   77   77   0000            |         XDEF      .RAMBAR             RAM Base Addr. Reg. value
  84.   78   78   0000            |         XDEF      .PICR               Periodic interrupt control reg. value
  85.   79   79   0000            |         XDEF      .PITR               Periodic interrupt timer reg. value
  86.   80   80   0000            |         XDEF      RB_SP               Rom Auto Boot SP location in ROM
  87.   81   81   0000            |         XDEF      RB_PC               Rom Auto Boot PC location in ROM
  88.   82   82   0000            |         XDEF      CONSCI              Console default SCI parameter table
  89.   83   83   0000            |         XDEF      .PARMS              SCI parameter definition
  90.   84   84   0000            |         XDEF      .BAUD               SCI baud rate value
  91.   85   85   0000            |         XDEF      .PARITY             SCI parity value
  92.   86   86   0000            |         XDEF      .DATA               SCI nbr. data bits value
  93.   87   87   0000            |         XDEF      .STOP               SCI nbr. stop bits value
  94.   88   88   0000            |         XDEF      .XON_ENB            SCI XON/XOFF enable value
  95.   89   89   0000            |         XDEF      .XON                SCI XON value
  96.   90   90   0000            |         XDEF      .XOFF               SCI XOFF value
  97.   91   91   0000            |         XDEF      PWR_ON              Start of Power on branch vectors
  98.   92   92   0000            |         XDEF      PWR_INI             MCU init. Power on branch vector
  99.   93   93   0000            |         XDEF      PWR_TTL             Sign on title Power on branch vector
  100.   94   94   0000            |         XDEF      PWR_TST             Self-test Power on branch vector
  101.   95   95   0000            |         XDEF      PWR_GO              System Go Power on branch vector
  102.   96   96   0000            |         XDEF      SYSPATCH            System patch area
  103.   97   97   0000            |         XDEF      SIGNON              Offset to system sign on message text
  104.   98   98   0000            |***                                                                        ***
  105.   99   99   0000            |***   XREFS:                                                               ***
  106.  100  100   0000            |***                                                                        ***
  107.  101  101   0000            |         XREF      CONFTST             Confidence test entry point
  108.  102  102   0000            |         XREF      SYSINIT             Start of program (system init.)
  109.  103  103   0000            |         XREF      INIT_CS             MCU initialization (chip selects, etc.
  110.  104  104   0000            |         XREF      MEMPAGE             16 Megabyte page
  111.  105  105   0000            |***                                                                        ***
  112.  106  106   0000            |***   Local macros:                                                        ***
  113.  107  107   0000            |***                                                                        ***
  114.  108  108   0000            |VECTOR   MACRO                         ! SETUP VECTOR SPACE
  115.  109  109   0000            |SECTD    SET       0                   ! DEFINE DATA SECTION
  116.  110  110   0000            |SECTP    SET       8                   ! DEFINE PROGRAM SECTION
  117.  111  111   0000            |         SECTION   SECTP               ! PUT USER INTO PROG. SECTION
  118.  112  112   0000            |         ENDM                          !
  119.  113  113   0000            |
  120.  114  114   0000            |***
  121.  115  115   0000            |***   Local equates:
  122.  116  116   0000            |***
  123.  117  117        0000 000D  |CR       EQU       $0D       ASCII carriage return
  124.  118  118        0000 000A  |LF       EQU       $0A       ASCII line feed
  125.  119  119        0000 0020  |SPACE    EQU       $20       ASCII space
  126.  120  120   0000            |
  127.  121  121   0000            |*
  128.  122  122   0000            |*  For M68332 BCC and PFB.
  129.  123  123   0000            |*
  130.  124  124   0000            |*  NOTE: Unused upper address lines are specified as 1's so ABSOLUTE SHORT
  131.  125  125   0000            |*        addressing (sign extension) can be used.
  132.  126  126   0000            |*
  133.  127  127        0000 2700  |SR_VAL    EQU      $2700               status register initial value.
  134.  128  128   0000            |
  135.  129  129        0000 0000  |RAM_BASE  EQU      $0                  BCC RAM base address
  136.  130  130        0001 0000  |RAM_SIZE  EQU      $10000              BCC RAM size (bytes)
  137.  131  131        0006 0000  |ROM1_BASE EQU      $60000              BCC EPROM base address
  138.  132  132        0002 0000  |ROM1_SIZE EQU      $20000              BCC EPROM size (bytes)
  139.  133  133        0004 0000  |IRAM_BASE EQU      $40000
  140.  134  134        FFFF E800  |FPCP_BASE EQU      $FFFFE800           PFB MC68881/MC6882 base address
  141.  135  135   0000            |*                                      .  (Floating Point Co-Processor)
  142.  136  136        FFFF FA00  |SIM       EQU      $FFFFFA00           BCC M68332 System Integration Module base addr
  143.  137  137        FFFF FB00  |RAMCR     EQU      $FFFFFB00           BCC M68332 RAM Control Module base address
  144.  138  138        FFFF F800  |AUTO_BASE EQU      $FFFFF800           Autovector base address
  145.  139  139   0000            |
  146.  140  140        0000 0000  |LOCALRAM  EQU      RAM_BASE            base of local RAM
  147.  141  141        0000 4000  |SYSRAMSZ  EQU      $00004000           size of local RAM (for system use)
  148.  142  142        0001 0000  |LCLRAMMX  EQU      RAM_SIZE            max size of local RAM (for M68332 BCC)
  149.  143  143        0000 4000  |USRRAM    EQU      LOCALRAM+SYSRAMSZ   base of user RAM
  150.  144  144        0000 C000  |USRRAMSZ  EQU      LCLRAMMX-SYSRAMSZ   size of user RAM
  151.  145  145        0000 0000  |RAMSTART  EQU      LOCALRAM            alias for base of local RAM
  152.  146  146   0000            |
  153.  147  147        0006 0000  |LOCALROM  EQU      ROM1_BASE           base of local ROM (use PC rel refs!)
  154.  148  148        0001 0000  |LCLROMSZ  EQU      $00010000           size of local ROM used by 332Bug
  155.  149  149        0000 00FF  |ROMUNPGM  EQU      $FF                 unprogrammed state of a byte of EPROM
  156.  150  150        0000 00FF  |FILL.1    EQU      ROMUNPGM            fill value for 1 byte = BYTE
  157.  151  151        0000 FFFF  |FILL.2    EQU      FILL.1<<8+FILL.1    fill value for 2 bytes= WORD
  158.  152  152        FFFF FFFF  |FILL.4    EQU      FILL.2<<16+FILL.2   fill value for 4 bytes= LONG WORD
  159.  153  153   0000            |
  160.  154  154        0001 0000  |RAM2_BASE EQU      LOCALRAM+LCLRAMMX   Next RAM base address
  161.  155  155        0008 0000  |ROM2_BASE EQU      ROM1_BASE+ROM1_SIZE Next ROM base address
  162.  156  156   0000            | 
  163.  157  157        0000 0400  |VECTSIZ  EQU       $400                Vector table size
  164.  158  158        0000 1000  |USERLEN  EQU       $1000               user space reserved
  165.  159  159        0000 4000  |MEMINC   EQU       $4000               memory increment for 130's or EVM's
  166.  160  160        0000 2BFC  |STKLEN   EQU       MEMINC-USERLEN-VECTSIZ-4 size of bug/diag stack + static vars
  167.  161  161   0000            | 
  168.  162  162   0000            |*
  169.  163  163   0000            |* Interrupt levels & vectors
  170.  164  164   0000            |*
  171.  165  165        0000 0007  |ABORTLVL EQU       7                   abort level
  172.  166  166        0000 001F  |ABORTVEC EQU       31                  abort vector
  173.  167  167        0000 0007  |ACFAILVL EQU       7                   AC-Fail level
  174.  168  168        0000 0041  |ACFAILVC EQU       65                  AC-Fail vector
  175.  169  169        0000 0006  |TIMERLVL EQU       6                   timer level: M68332 periodic int. timer
  176.  170  170        0000 0042  |TIMERVEC EQU       66                  timer vector
  177.  171  171   0000            |
  178.  172  172   0000            |*
  179.  173  173   0000            |*  Setup Base Addresses:
  180.  174  174   0000            |*    1. A31-A24 must= 0  (MC68332 only uses A0-A23; rest are unused!)
  181.  175  175   0000            |*    2. A10-A0  must= 0  (for Base Address Register usage).
  182.  176  176   0000            |*
  183.  177  177        00FF F800  |ADDRMASK EQU       $00FFF800           Address mask (24-bits, A10-A0= 0)
  184.  178  178        0000 0000  |RAM      EQU       RAM_BASE&ADDRMASK   Setup Base Addresses
  185.  179  179        0006 0000  |ROM      EQU       ROM1_BASE&ADDRMASK  Setup Base Addresses
  186.  180  180        0001 0000  |RAM2     EQU       RAM2_BASE&ADDRMASK  Setup Base Addresses
  187.  181  181        0008 0000  |ROM2     EQU       ROM2_BASE&ADDRMASK  Setup Base Addresses
  188.  182  182        00FF E800  |FPCP     EQU       FPCP_BASE&ADDRMASK  Setup Base Addresses
  189.  183  183        0004 0000  |IRAM     EQU       IRAM_BASE&ADDRMASK  Setup Base Addresses
  190.  184  184        00FF F800  |AVEC_7   EQU       AUTO_BASE&ADDRMASK  Setup Base Addresses
  191.  185  185   0000            |
  192.  186  186        0000 0000  |CSBAR_XX EQU       $0000               Reset (unused) value for CSBARn
  193.  187  187        0000 0000  |CSOR_XX  EQU       $0000               Reset (unused) value for CSORn
  194.  188  188   0000            |
  195.  189  189   0000            |*
  196.  190  190   0000            |* Option Register Equates (CSORBT, CSORn):
  197.  191  191   0000            |*
  198.  192  192        0000 0000  |B2K      EQU       0                   2K    block size
  199.  193  193        0000 0001  |B8K      EQU       1                   8K    block size
  200.  194  194        0000 0002  |B16K     EQU       2                   16K   block size
  201.  195  195        0000 0003  |B64K     EQU       3                   64K   block size
  202.  196  196        0000 0004  |B128K    EQU       4                   128K  block size
  203.  197  197        0000 0005  |B256K    EQU       5                   256K  block size
  204.  198  198        0000 0006  |B512K    EQU       6                   512K  block size
  205.  199  199        0000 0007  |B1M      EQU       7                   1MB   block size
  206.  200  200        0000 0000  |ASYNC    EQU       $0000               Asynchronous mode
  207.  201  201        0000 8000  |SYNC     EQU       $8000               Synchronous  mode
  208.  202  202        0000 4000  |CS_UPPB  EQU       2*$2000             Upper byte
  209.  203  203        0000 2000  |CS_LOWB  EQU       1*$2000             Lower byte
  210.  204  204        0000 6000  |CS_BOTHB EQU       3*$2000             Both  bytes (upper or lower)
  211.  205  205        0000 0800  |CS_R     EQU       1*$800              Read
  212.  206  206        0000 1000  |CS_W     EQU       2*$800              Write
  213.  207  207        0000 1800  |CS_RW    EQU       3*$800              Read or write
  214.  208  208        0000 0000  |CS_AS    EQU       0*$400              Address Strobe (AS*)
  215.  209  209        0000 0400  |CS_DS    EQU       1*$400              Data    Strobe (DS*)
  216.  210  210        0000 000E  |CS_FAST  EQU       14                  Fast     termination DSACK*
  217.  211  211        0000 000F  |CS_EXT   EQU       15                  External termination DSACK*
  218.  212  212        0000 0040  |CS_WAIT  EQU       1*$40               Wait cycles for DSACK*
  219.  213  213        0000 0000  |CS_CSP   EQU       0*$10               CPU  space
  220.  214  214        0000 0010  |CS_USP   EQU       1*$10               User space
  221.  215  215        0000 0020  |CS_SSP   EQU       2*$10               Supervisor space
  222.  216  216        0000 0030  |CS_SUSP  EQU       3*$10               Supervisor/User space
  223.  217  217        0000 0002  |CS_LVL   EQU       1*$2                Interrupt priority level
  224.  218  218        0000 0001  |CS_AVEC  EQU       1                   Autovector enable
  225.  219  219   0000            |
  226.  220  220   0000            | 
  227.  221  221   0000            |* Select value for checksum below:
  228.  222  222   0000            |*   - place "*" in front of the one you DON'T want assembled
  229.  223  223   0000            |*
  230.  224  224   0000            |*CHECKVAL EQU       FILL.2              Checksum value for debugging
  231.  225  225        0000 B930  |CHECKVAL EQU       $B930               Checksum value for finished product
  232.  226  226   0000            |*                                      .   - must not be same as FILL.2!
  233.  227  227   0000            |* The actual value of the checksum word is not known at the time
  234.  228  228   0000            |* that this file is assembled or linked.  However, an "intelligent"
  235.  229  229   0000            |* checksum method is used whereby the program tells the user what
  236.  230  230   0000            |* the checksum should be if the checksum hasn't been programmed yet!
  237.  231  231   0000            |* Make the change, re-make the program, and blow new EPROM.
  238.  232  232   0000            |*
  239.  233  233   0000            |* The checksum word consists of two bytes that are placed at offset
  240.  234  234   0000            |* locations $0E-0F in the Bug EPROM and is used during execution of
  241.  235  235   0000            |* the confidence check to validate the EPROM contents.
  242.  236  236   0000            |*
  243.  237  237   0000            |
  244.  238  238   0000            |********************************
  245.  239  239   0000            |**  Configuration Parameters  **
  246.  240  240   0000            |********************************
  247.  241  241   0000            |*  DO NOT ALTER!  Must match with user documentation!
  248.  242  242   0000            |*
  249.  243  243   0000            |         VECTOR
  250.  244    1m       0000 0000  +SECTD    SET       0                   ! DEFINE DATA SECTION
  251.  245    2m       0000 0008  +SECTP    SET       8                   ! DEFINE PROGRAM SECTION
  252.  246    3m  0000            +         SECTION   SECTP               ! PUT USER INTO PROG. SECTION
  253.  247  244   0000            |*
  254.  248  245        0000 0000  |ORIGIN   EQU       *
  255.  249  246   0000 0000 2FFC  |PWR_SSP  DC.L      LOCALRAM+VECTSIZ+STKLEN Init. SSP = below user ram
  256.  250  247   0004 0000 0090  |PWR_PC   DC.L      PWR_ON                  Init. PC  = power on branch vector
  257.  251  248   0008            |**
  258.  252  249   0008 0002 0000  |CODESIZE DC.L      ROM1_SIZE           Set Code Size (in bytes)
  259.  253  250   000C FFFF       |CHECKALT DC.W      FILL.2              -- reserved -- (alternate checksum)
  260.  254  251   000E B930       |CHECKSUM DC.W      CHECKVAL            Allocate space for checksum word
  261.  255  252   0010            |*                                      . If CHECKVAL = FILL.2, then change
  262.  256  253   0010            |*                                      .   value of CHECKALT location!
  263.  257  254   0010            |
  264.  258  255   0010            |* NOTE: "/256" is used in the Chip Select Tables below to shift address bits
  265.  259  256   0010            |*       A23-A11 to bit positions B15-B3 (23-15= 8 bits = 256) for use in the
  266.  260  257   0010            |*       SIM Base Address Registers.
  267.  261  258   0010            |
  268.  262  259   0010            |* Old Chip Select Table: (Rev. A BCC + Rev. A PFB)
  269.  263  260   0010            |*
  270.  264  261   0010 0003       |.CSBAR0  DC.W      RAM/256+B64K        CS0  base & option register values
  271.  265  262   0012 5830       |.CSOR0   DC.W      0*CS_WAIT+CS_UPPB+CS_RW+CS_AS+CS_SUSP
  272.  266  263   0014 0003       |.CSBAR1  DC.W      RAM/256+B64K        CS1  base & option register values
  273.  267  264   0016 3830       |.CSOR1   DC.W      0*CS_WAIT+CS_LOWB+CS_RW+CS_AS+CS_SUSP
  274.  268  265   0018 0103       |.CSBAR2  DC.W      RAM2/256+B64K       CS2  base & option register values
  275.  269  266   001A 6870       |.CSOR2   DC.W      1*CS_WAIT+CS_BOTHB+CS_R+CS_AS+CS_SUSP
  276.  270  267   001C 0103       |.CSBAR3  DC.W      RAM2/256+B64K       CS3  base & option register values
  277.  271  268   001E 3030       |.CSOR3   DC.W      0*CS_WAIT+CS_LOWB+CS_W+CS_AS+CS_SUSP
  278.  272  269   0020 0804       |.CSBAR4  DC.W      ROM2/256+B128K      CS4  base & option register values
  279.  273  270   0022 5870       |.CSOR4   DC.W      1*CS_WAIT+CS_UPPB+CS_RW+CS_AS+CS_SUSP
  280.  274  271   0024 0804       |.CSBAR5  DC.W      ROM2/256+B128K      CS5  base & option register values
  281.  275  272   0026 3870       |.CSOR5   DC.W      1*CS_WAIT+CS_LOWB+CS_RW+CS_AS+CS_SUSP
  282.  276  273   0028 FFE8       |.CSBAR6  DC.W      FPCP/256+B2K        CS6  base & option register values
  283.  277  274   002A 783F       |.CSOR6   DC.W      CS_EXT+CS_BOTHB+CS_RW+CS_AS+CS_SUSP
  284.  278  275   002C 0000       |.CSBAR7  DC.W      CSBAR_XX            CS7  base & option register values
  285.  279  276   002E 0000       |.CSOR7   DC.W      CSOR_XX             .  -- unused --
  286.  280  277   0030 FFF8       |.CSBAR8  DC.W      AVEC_7/256          CS8  base & option register values
  287.  281  278   0032 680F       |.CSOR8   DC.W      0*CS_WAIT+CS_BOTHB+CS_R+CS_AS+CS_CSP+7*CS_LVL+CS_AVEC
  288.  282  279   0034 0000       |.CSBAR9  DC.W      CSBAR_XX            CS9  base & option register values
  289.  283  280   0036 0000       |.CSOR9   DC.W      CSOR_XX             .  -- unused --
  290.  284  281   0038 0103       |.CSBAR10 DC.W      RAM2/256+B64K       CS10 base & option register values
  291.  285  282   003A 5030       |.CSOR10  DC.W      0*CS_WAIT+CS_UPPB+CS_W+CS_AS+CS_SUSP
  292.  286  283   003C            |
  293.  287  284   003C            |* Common Chip Select Table: (Rev. A BCC + Rev. A PFB) & (Rev. B BCC + Rev. B PFB)
  294.  288  285   003C            |*
  295.  289  286   003C 0604       |.CSBARBT DC.W      ROM/256+B128K       CSBOOT base & option register values
  296.  290  287   003E 68B0       |.CSORBT  DC.W      2*CS_WAIT+CS_BOTHB+CS_R+CS_AS+CS_SUSP
  297.  291  288   0040            |*   - "2*CS_WAIT" = 2 wait cycles = AMD 27C1024-205LC 200 ns EPROM
  298.  292  289   0040            |*     This EPROM is 2 wait cycles because it is always enabled, whereas the
  299.  293  290   0040            |*     EPROM on the platform board (PFB) must first be enabled so it requires
  300.  294  291   0040            |*     3 wait cycles!
  301.  295  292   0040            |
  302.  296  293   0040            |* New Chip Select Table: (Rev. B BCC + Rev. B PFB)
  303.  297  294   0040            |*
  304.  298  295   0040 0003       |CSBAR0$  DC.W      RAM/256+B64K        CS0  base & option register values
  305.  299  296   0042 503E       |CSOR0$   DC.W      CS_FAST+CS_UPPB+CS_W+CS_AS+CS_SUSP
  306.  300  297   0044 0003       |CSBAR1$  DC.W      RAM/256+B64K        CS1  base & option register values
  307.  301  298   0046 303E       |CSOR1$   DC.W      CS_FAST+CS_LOWB+CS_W+CS_AS+CS_SUSP
  308.  302  299   0048 0003       |CSBAR2$  DC.W      RAM/256+B64K        CS2  base & option register values
  309.  303  300   004A 683E       |CSOR2$   DC.W      CS_FAST+CS_BOTHB+CS_R+CS_AS+CS_SUSP
  310.  304  301   004C 0000       |CSBAR3$  DC.W      CSBAR_XX            CS3  base & option register values
  311.  305  302   004E 0000       |CSOR3$   DC.W      CSOR_XX             .  -- unused --
  312.  306  303   0050 FFF8       |CSBAR4$  DC.W      AVEC_7/256          CS4  base & option register values
  313.  307  304   0052 680F       |CSOR4$   DC.W      0*CS_WAIT+CS_BOTHB+CS_R+CS_AS+CS_CSP+7*CS_LVL+CS_AVEC
  314.  308  305   0054 FFE8       |CSBAR5$  DC.W      FPCP/256+B2K        CS5  base & option register values
  315.  309  306   0056 783F       |CSOR5$   DC.W      CS_EXT+CS_BOTHB+CS_RW+CS_AS+CS_SUSP
  316.  310  307   0058 0804       |CSBAR6$  DC.W      ROM2/256+B128K      CS6  base & option register values
  317.  311  308   005A 38F0       |CSOR6$   DC.W      3*CS_WAIT+CS_LOWB+CS_RW+CS_AS+CS_SUSP
  318.  312  309   005C 0804       |CSBAR7$  DC.W      ROM2/256+B128K      CS7  base & option register values
  319.  313  310   005E 58F0       |CSOR7$   DC.W      3*CS_WAIT+CS_UPPB+CS_RW+CS_AS+CS_SUSP
  320.  314  311   0060 0103       |CSBAR8$  DC.W      RAM2/256+B64K       CS8  base & option register values
  321.  315  312   0062 6870       |CSOR8$   DC.W      1*CS_WAIT+CS_BOTHB+CS_R+CS_AS+CS_SUSP
  322.  316  313   0064 0103       |CSBAR9$  DC.W      RAM2/256+B64K       CS9  base & option register values
  323.  317  314   0066 3030       |CSOR9$   DC.W      0*CS_WAIT+CS_LOWB+CS_W+CS_AS+CS_SUSP
  324.  318  315   0068 0103       |CSBAR10$ DC.W      RAM2/256+B64K       CS10 base & option register values
  325.  319  316   006A 5030       |CSOR10$  DC.W      0*CS_WAIT+CS_UPPB+CS_W+CS_AS+CS_SUSP
  326.  320  317   006C            |
  327.  321  318   006C FFFF FFFF  |         DCB.B     4,FILL.1            <reserved>
  328.  322  319   0070            |
  329.  323  320   0070            |* Standby RAM Module
  330.  324  321   0070            |*
  331.  325  322   0070 FFFF       |.RAMMCR  DC.W      $FFFF               RAM Config. Reg. value
  332.  326  323   0072 FFFF       |.RAMBAR  DC.W      $FFFF               RAM Base Addr. Reg. value
  333.  327  324   0074            |*  NOTE:  If Bit0 (RAMDS) of .RAMBAR is set, then Standby RAM Module is not
  334.  328  325   0074            |*         programmed, otherwise these two values are read and placed in the
  335.  329  326   0074            |*         corresponding registers to program it.  This allows the user to
  336.  330  327   0074            |*         easily change configurations.
  337.  331  328   0074            |
  338.  332  329   0074            |* Periodic Interrupt Timer
  339.  333  330   0074            |*   - assumes 32.768 KHz clock
  340.  334  331   0074            |*
  341.  335  332   0074 0642       |.PICR    DC.W      TIMERLVL<<8+TIMERVEC   Periodic int. control reg. value
  342.  336  333   0076            |*                                         . Defines interrupt level & vector.
  343.  337  334   0076 0102       |.PITR    DC.W      $0102                  Periodic int. timing reg. value
  344.  338  335   0078            |*                                         . Defines SYSCALL "tick" = 125 msec
  345.  339  336   0078            |
  346.  340  337   0078            |* ROM Auto Boot Vectors
  347.  341  338   0078 FFFF FFFF  |RB_SP    DC.L      FILL.4              Allocate space for ROM BOOT SP and PC.
  348.  342  339   007C FFFF FFFF  |RB_PC    DC.L      FILL.4!1            .  PC bit0= 1 disables ROM BOOT!
  349.  343  340        0000 0000  |   IFNE      4-(RB_PC-RB_SP)
  350.  344  341   0080            |         FAIL      469 ROM BOOT SP/PC not adjacent anymore!
  351.  345  342   0080            |   ENDC
  352.  346  343   0080            |
  353.  347  344   0080            |* SCI Console Default Initialization Table (CONSCI)
  354.  348  345   0080            |*
  355.  349  346   0080            |CONSCI   DS        0                   * USE THIS FOR CONNECTION TO TERMINALS
  356.  350  347   0080            |*
  357.  351  348   0080            |********  Each bit set in '.PARMS' below enables the 7 parameters   **********
  358.  352  349   0080            |********  that follow.  DO NOT ALTER THE VALUE OF '.PARAMS' below!  **********
  359.  353  350   0080            |*
  360.  354  351   0080 0000 1C0F  |.PARMS   DC.L      $1C0F
  361.  355  352   0084            |*
  362.  356  353   0084 2580       |.BAUD    DC.W      9600                Baud rate (in decimal)
  363.  357  354   0086 00         |.PARITY  DC.B      0                   Parity: $00= none, 'E'= even, 'O'= odd
  364.  358  355   0087 08         |.DATA    DC.B      8                   Nbr. data bits:  7 or 8
  365.  359  356   0088 01         |.STOP    DC.B      1                   Nbr. stop bits:  1 or 2
  366.  360  357   0089 FF         |.XON_ENB DC.B      $FF                 XON/XOFF enable:
  367.  361  358   008A            |*                                      .    $FF= enabled, $00= disabled
  368.  362  359   008A 11         |.XON     DC.B      $11                 XON  char: ^Q = $11
  369.  363  360   008B 13         |.XOFF    DC.B      $13                 XOFF char: ^S = $13
  370.  364  361   008C            |*
  371.  365  362   008C            |
  372.  366  363   008C FFFF FFFF  |         DCB.B     4,FILL.1            <reserved>
  373.  367  364   0090            |
  374.  368  365   0090            |* Power On Branch Vectors
  375.  369  366   0090            |*  - There are no entry/exit restrictions for register usage here.
  376.  370  367   0090            |*
  377.  371  368   0090            |PWR_ON:
  378.  372  369   0090 60FF 0000  |PWR_INI  BRA.L     INIT_CS           Initialize chip selects, etc. for 68332
  379.  372        0094 0000       |
  380.  373  370   0096            |*                                    .  - returns to PWR_TTL
  381.  374  371   0096 60FF 0000  |PWR_TTL  BRA.L     PWR_TST           Print sign on message title.
  382.  374        009A 0004       |
  383.  375  372   009C            |*                                    .  - returns to PWR_TST
  384.  376  373   009C            |*  NOTE:  PWR_TTL is not enabled yet.  Signon message actually gets printed
  385.  377  374   009C            |*         in SYSINIT routine via TRAP 15 calls!  This may be changed in the
  386.  378  375   009C            |*         future so simple SCI routines w/o stack usage can print messages
  387.  379  376   009C            |*         until system has been verified (use address regs for return addrs).
  388.  380  377   009C            |*
  389.  381  378   009C 60FF 0000  |PWR_TST  BRA.L     CONFTST           Perform confidence tests.
  390.  381        00A0 0000       |
  391.  382  379   00A2            |*                                    .  - returns to PWR_GO
  392.  383  380   00A2 60FF 0000  |PWR_GO   BRA.L     SYSINIT           Go start up the system.
  393.  383        00A6 0000       |
  394.  384  381   00A8            |*                                    .  - never returns
  395.  385  382   00A8 FFFF FFFF  |         DCB.W     4*3,FILL.2   Reserve space for 4 more BRA.L's (3 words each)
  396.  385  382   00AC FFFF FFFF  |
  397.  386  383        0000 00C0  |PWR_END  EQU       *
  398.  387  384   00C0            |
  399.  388  385   00C0            |* System Patch Area
  400.  389  386   00C0            |*
  401.  390  387   00C0 FFFF FFFF  |SYSPATCH DCB.B     $B0,FILL.1   Reserve patch space ($170-* = $B0).
  402.  390  387   00C4 FFFF FFFF  |
  403.  391  388   0170            |
  404.  392  389   0170            |* Sign On Message Test String
  405.  393  390   0170            |*
  406.  394  391   0170            |SIGNON   DS.W      0
  407.  395  392   0170 8F         |         DC.B      SIGN$2-SIGN$1             Set msg byte count
  408.  396  393   0171 0D0A 0A    |SIGN$1   DC.B      CR,LF,LF
  409.  397  394   0174 3333 3242  |SIGN$3   DC.B      '332Bug Debugger/Diagnostics - Version  1.02'
  410.  397  394   0178 7567 2044  |
  411.  397  394   017C 6562 7567  |
  412.  397  394   0180 6765 722F  |
  413.  397  394   0184 4469 6167  |
  414.  397  394   0188 6E6F 7374  |
  415.  397  394   018C 6963 7320  |
  416.  397  394   0190 2D20 5665  |
  417.  397  394   0194 7273 696F  |
  418.  397  394   0198 6E20 2031  |
  419.  397  394   019C 2E30 32    |
  420.  398  395        0000 002B  |SIGN1SZ  EQU       *-SIGN$3                  # chars in line #1 = $2B= 43
  421.  399  396   019F 2020 2020  |         DCB.B     36,SPACE                  Pad to end of line (79-43= 36)
  422.  399  396   01A3 2020 2020  |
  423.  400  397   01C3 0D0A       |         DC.B      CR,LF
  424.  401  398   01C5 2028 4329  |SIGN$4   DC.B      ' (C) Copyright 1989, 1990 by Motorola Inc.'
  425.  401  398   01C9 2043 6F70  |
  426.  401  398   01CD 7972 6967  |
  427.  401  398   01D1 6874 2031  |
  428.  401  398   01D5 3938 392C  |
  429.  401  398   01D9 2031 3939  |
  430.  401  398   01DD 3020 6279  |
  431.  401  398   01E1 204D 6F74  |
  432.  401  398   01E5 6F72 6F6C  |
  433.  401  398   01E9 6120 496E  |
  434.  401  398   01ED 632E       |
  435.  402  399        0000 002A  |SIGN2SZ  EQU       *-SIGN$4                  # chars in line #2 = $2A= 42
  436.  403  400        0000 0011  |SIGN3SZ  EQU       ($200-(SIGNON-ORIGIN))-(*-SIGNON)  Extra space= $11 = 17
  437.  404  401   01EF 2020 2020  |         DCB.B     17,SPACE                  Pad to end of sigon space
  438.  404  401   01F3 2020 2020  |
  439.  405  402        0000 0200  |SIGN$2   EQU       *
  440.  406  403   0200            |
  441.  407  404        0000 0000  |    IFNE      $200-(*-ORIGIN)
  442.  408  405   0200            |         FAIL      470 Param area must= $200 to match user documentation!
  443.  409  406   0200            |    ENDC
  444.  410  407        0000 0000  |    IFNE      $08-(CODESIZE-ORIGIN)
  445.  411  408   0200            |         FAIL      471 CODESIZE must= offset $08 to match user documentation!
  446.  412  409   0200            |    ENDC
  447.  413  410        0000 0000  |    IFNE      $0E-(CHECKSUM-ORIGIN)
  448.  414  411   0200            |         FAIL      472 CHECKSUM must= offset $0E to match user documentation!
  449.  415  412   0200            |    ENDC
  450.  416  413        0000 0000  |    IFNE      $10-(.CSBAR0-ORIGIN)
  451.  417  414   0200            |         FAIL      473 .CSBAR0 must= offset $10 to match user documentation!
  452.  418  415   0200            |    ENDC
  453.  419  416        0000 0000  |    IFNE      $12-(.CSOR0-ORIGIN)
  454.  420  417   0200            |         FAIL      474 .CSOR0 must= offset $12 to match user documentation!
  455.  421  418   0200            |    ENDC
  456.  422  419        0000 0000  |    IFNE      $3C-(.CSBARBT-ORIGIN)
  457.  423  420   0200            |         FAIL      475 .CSBARBT must= offset $3C to match user documentation!
  458.  424  421   0200            |    ENDC
  459.  425  422        0000 0000  |    IFNE      $3E-(.CSORBT-ORIGIN)
  460.  426  423   0200            |         FAIL      476 .CSORBT must= offset $3E to match user documentation!
  461.  427  424   0200            |    ENDC
  462.  428  425        0000 0000  |    IFNE      $40-(CSBAR0$-ORIGIN)
  463.  429  426   0200            |         FAIL      477 CSBAR0$ must= offset $40 to match user documentation!
  464.  430  427   0200            |    ENDC
  465.  431  428        0000 0000  |    IFNE      $42-(CSOR0$-ORIGIN)
  466.  432  429   0200            |         FAIL      478 CSOR0$ must= offset $42 to match user documentation!
  467.  433  430   0200            |    ENDC
  468.  434  431        0000 0000  |    IFNE      $70-(.RAMMCR-ORIGIN)
  469.  435  432   0200            |         FAIL      479 .RAMMCR must= offset $70 to match user documentation!
  470.  436  433   0200            |    ENDC
  471.  437  434        0000 0000  |    IFNE      $72-(.RAMBAR-ORIGIN)
  472.  438  435   0200            |         FAIL      480 .RAMBAR must= offset $72 to match user documentation!
  473.  439  436   0200            |    ENDC
  474.  440  437        0000 0000  |    IFNE      $74-(.PICR-ORIGIN)
  475.  441  438   0200            |         FAIL      481 .PICR must= offset $74 to match user documentation!
  476.  442  439   0200            |    ENDC
  477.  443  440        0000 0000  |    IFNE      $76-(.PITR-ORIGIN)
  478.  444  441   0200            |         FAIL      482 .PITR must= offset $76 to match user documentation!
  479.  445  442   0200            |    ENDC
  480.  446  443        0000 0000  |    IFNE      $78-(RB_SP-ORIGIN)
  481.  447  444   0200            |         FAIL      483 RB_SP must= offset $78 to match user documentation!
  482.  448  445   0200            |    ENDC
  483.  449  446        0000 0000  |    IFNE      $7C-(RB_PC-ORIGIN)
  484.  450  447   0200            |         FAIL      484 RB_PC must= offset $7C to match user documentation!
  485.  451  448   0200            |    ENDC
  486.  452  449        0000 0000  |    IFNE      $80-(.PARMS-ORIGIN)
  487.  453  450   0200            |         FAIL      485 .PARMS must= offset $80 to match user documentation!
  488.  454  451   0200            |    ENDC
  489.  455  452        0000 0000  |    IFNE      $84-(.BAUD-ORIGIN)
  490.  456  453   0200            |         FAIL      486 .BAUD must= offset $84 to match user documentation!
  491.  457  454   0200            |    ENDC
  492.  458  455        0000 0000  |    IFNE      $86-(.PARITY-ORIGIN)
  493.  459  456   0200            |         FAIL      487 .PARITY must= offset $86 to match user documentation!
  494.  460  457   0200            |    ENDC
  495.  461  458        0000 0000  |    IFNE      $87-(.DATA-ORIGIN)
  496.  462  459   0200            |         FAIL      488 .DATA must= offset $87 to match user documentation!
  497.  463  460   0200            |    ENDC
  498.  464  461        0000 0000  |    IFNE      $88-(.STOP-ORIGIN)
  499.  465  462   0200            |         FAIL      489 .STOP must= offset $88 to match user documentation!
  500.  466  463   0200            |    ENDC
  501.  467  464        0000 0000  |    IFNE      $89-(.XON_ENB-ORIGIN)
  502.  468  465   0200            |         FAIL      490 .XON_ENB must= offset $89 to match user documentation!
  503.  469  466   0200            |    ENDC
  504.  470  467        0000 0000  |    IFNE      $8A-(.XON-ORIGIN)
  505.  471  468   0200            |         FAIL      491 .XON must= offset $8A to match user documentation!
  506.  472  469   0200            |    ENDC
  507.  473  470        0000 0000  |    IFNE      $8B-(.XOFF-ORIGIN)
  508.  474  471   0200            |         FAIL      492 .XOFF must= offset $8B to match user documentation!
  509.  475  472   0200            |    ENDC
  510.  476  473        0000 0000  |    IFNE      $90-(PWR_ON-ORIGIN)
  511.  477  474   0200            |         FAIL      493 PWR_ON must= offset $90 to match user documentation!
  512.  478  475   0200            |    ENDC
  513.  479  476        0000 0000  |    IFNE      $90-(PWR_INI-ORIGIN)
  514.  480  477   0200            |         FAIL      494 PWR_INI must= offset $90 to match user documentation!
  515.  481  478   0200            |    ENDC
  516.  482  479        0000 0000  |    IFNE      $96-(PWR_TTL-ORIGIN)
  517.  483  480   0200            |         FAIL      495 PWR_TTL must= offset $96 to match user documentation!
  518.  484  481   0200            |    ENDC
  519.  485  482        0000 0000  |    IFNE      $9C-(PWR_TST-ORIGIN)
  520.  486  483   0200            |         FAIL      496 PWR_TST must= offset $9C to match user documentation!
  521.  487  484   0200            |    ENDC
  522.  488  485        0000 0000  |    IFNE      $A2-(PWR_GO-ORIGIN)
  523.  489  486   0200            |         FAIL      497 PWR_GO must= offset $A2 to match user documentation!
  524.  490  487   0200            |    ENDC
  525.  491  488        0000 0000  |    IFNE      $C0-(SYSPATCH-ORIGIN)
  526.  492  489   0200            |         FAIL      498 SYSPATCH must= $C0 to match user documentation!
  527.  493  490   0200            |    ENDC
  528.  494  491        0000 0000  |    IFNE      $170-(SIGNON-ORIGIN)
  529.  495  492   0200            |         FAIL      499 SIGNON must= $170 to match user documentation!
  530.  496  493   0200            |    ENDC
  531.  497  494   0200            |
  532.  498  495   0200            |         END
  533.  498 lines assembled
  534.  
  535. symbol table:
  536. symbol name       attrib.  section    value
  537. -----------       -------  -------    -----
  538. ORIGIN            .text    8          0x0
  539.      494 491 488 485 482 479 476 473 470 467
  540.      464 461 458 455 452 449 446 443 440 437
  541.      434 431 428 425 422 419 416 413 410 407
  542.      403 @248 @57
  543. CODESIZE          .text    8          0x8
  544.      410 @252 @58
  545. CHECKSUM          .text    8          0xe
  546.      413 @254 @59
  547. .CSBAR0           .text    8          0x10
  548.      416 @264 @61
  549. .CSBAR1           .text    8          0x14
  550.      @266 @61
  551. .CSBAR2           .text    8          0x18
  552.      @268 @61
  553. .CSBAR3           .text    8          0x1c
  554.      @270 @61
  555. .CSBAR4           .text    8          0x20
  556.      @272 @61
  557. .CSBAR5           .text    8          0x24
  558.      @274 @61
  559. .CSBAR6           .text    8          0x28
  560.      @276 @62
  561. .CSBAR7           .text    8          0x2c
  562.      @278 @62
  563. .CSBAR8           .text    8          0x30
  564.      @280 @62
  565. .CSBAR9           .text    8          0x34
  566.      @282 @62
  567. .CSBAR10          .text    8          0x38
  568.      @284 @62
  569. .CSOR0            .text    8          0x12
  570.      419 @265 @64
  571. .CSOR1            .text    8          0x16
  572.      @267 @64
  573. .CSOR2            .text    8          0x1a
  574.      @269 @64
  575. .CSOR3            .text    8          0x1e
  576.      @271 @64
  577. .CSOR4            .text    8          0x22
  578.      @273 @64
  579. .CSOR5            .text    8          0x26
  580.      @275 @64
  581. .CSOR6            .text    8          0x2a
  582.      @277 @65
  583. .CSOR7            .text    8          0x2e
  584.      @279 @65
  585. .CSOR8            .text    8          0x32
  586.      @281 @65
  587. .CSOR9            .text    8          0x36
  588.      @283 @65
  589. .CSOR10           .text    8          0x3a
  590.      @285 @65
  591. .CSBARBT          .text    8          0x3c
  592.      422 @289 @67
  593. .CSORBT           .text    8          0x3e
  594.      425 @290 @68
  595. CSBAR0$           .text    8          0x40
  596.      428 @298 @70
  597. CSBAR1$           .text    8          0x44
  598.      @300 @70
  599. CSBAR2$           .text    8          0x48
  600.      @302 @70
  601. CSBAR3$           .text    8          0x4c
  602.      @304 @70
  603. CSBAR4$           .text    8          0x50
  604.      @306 @70
  605. CSBAR5$           .text    8          0x54
  606.      @308 @70
  607. CSBAR6$           .text    8          0x58
  608.      @310 @71
  609. CSBAR7$           .text    8          0x5c
  610.      @312 @71
  611. CSBAR8$           .text    8          0x60
  612.      @314 @71
  613. CSBAR9$           .text    8          0x64
  614.      @316 @71
  615. CSBAR10$          .text    8          0x68
  616.      @318 @71
  617. CSOR0$            .text    8          0x42
  618.      431 @299 @73
  619. CSOR1$            .text    8          0x46
  620.      @301 @73
  621. CSOR2$            .text    8          0x4a
  622.      @303 @73
  623. CSOR3$            .text    8          0x4e
  624.      @305 @73
  625. CSOR4$            .text    8          0x52
  626.      @307 @73
  627. CSOR5$            .text    8          0x56
  628.      @309 @73
  629. CSOR6$            .text    8          0x5a
  630.      @311 @74
  631. CSOR7$            .text    8          0x5e
  632.      @313 @74
  633. CSOR8$            .text    8          0x62
  634.      @315 @74
  635. CSOR9$            .text    8          0x66
  636.      @317 @74
  637. CSOR10$           .text    8          0x6a
  638.      @319 @74
  639. .RAMMCR           .text    8          0x70
  640.      434 @325 @76
  641. .RAMBAR           .text    8          0x72
  642.      437 @326 @77
  643. .PICR             .text    8          0x74
  644.      440 @335 @78
  645. .PITR             .text    8          0x76
  646.      443 @337 @79
  647. RB_SP             .text    8          0x78
  648.      446 343 @341 @80
  649. RB_PC             .text    8          0x7c
  650.      449 343 @342 @81
  651. CONSCI            .text    8          0x80
  652.      @349 @82
  653. .PARMS            .text    8          0x80
  654.      452 @354 @83
  655. .BAUD             .text    8          0x84
  656.      455 @356 @84
  657. .PARITY           .text    8          0x86
  658.      458 @357 @85
  659. .DATA             .text    8          0x87
  660.      461 @358 @86
  661. .STOP             .text    8          0x88
  662.      464 @359 @87
  663. .XON_ENB          .text    8          0x89
  664.      467 @360 @88
  665. .XON              .text    8          0x8a
  666.      470 @362 @89
  667. .XOFF             .text    8          0x8b
  668.      473 @363 @90
  669. PWR_ON            .text    8          0x90
  670.      476 @371 250 @91
  671. PWR_INI           .text    8          0x90
  672.      479 @372 @92
  673. PWR_TTL           .text    8          0x96
  674.      482 @374 @93
  675. PWR_TST           .text    8          0x9c
  676.      485 @381 374 @94
  677. PWR_GO            .text    8          0xa2
  678.      488 @383 @95
  679. SYSPATCH          .text    8          0xc0
  680.      491 @390 @96
  681. SIGNON            .text    8          0x170
  682.      494 403 403 @394 @97
  683. CONFTST           xref                 
  684.      381 @101
  685. SYSINIT           xref                 
  686.      383 @102
  687. INIT_CS           xref                 
  688.      372 @103
  689. MEMPAGE           xref                 
  690.      @104
  691. VECTOR            macro                
  692.      243
  693. CR                abs.                0xd
  694.      400 396 @117
  695. LF                abs.                0xa
  696.      400 396 396 @118
  697. SPACE             abs.                0x20
  698.      404 399 @119
  699. SR_VAL            abs.                0x2700
  700.      @127
  701. RAM_BASE          abs.                0x0
  702.      178 140 @129
  703. RAM_SIZE          abs.                0x10000
  704.      142 @130
  705. ROM1_BASE         abs.                0x60000
  706.      179 155 147 @131
  707. ROM1_SIZE         abs.                0x20000
  708.      252 155 @132
  709. IRAM_BASE         abs.                0x40000
  710.      183 @133
  711. FPCP_BASE         abs.                0xffffe800
  712.      182 @134
  713. SIM               abs.                0xfffffa00
  714.      @136
  715. RAMCR             abs.                0xfffffb00
  716.      @137
  717. AUTO_BASE         abs.                0xfffff800
  718.      184 @138
  719. LOCALRAM          abs.                0x0
  720.      249 154 145 143 @140
  721. SYSRAMSZ          abs.                0x4000
  722.      144 143 @141
  723. LCLRAMMX          abs.                0x10000
  724.      154 144 @142
  725. USRRAM            abs.                0x4000
  726.      @143
  727. USRRAMSZ          abs.                0xc000
  728.      @144
  729. RAMSTART          abs.                0x0
  730.      @145
  731. LOCALROM          abs.                0x60000
  732.      @147
  733. LCLROMSZ          abs.                0x10000
  734.      @148
  735. ROMUNPGM          abs.                0xff
  736.      150 @149
  737. FILL.1            abs.                0xff
  738.      390 366 321 151 151 @150
  739. FILL.2            abs.                0xffff
  740.      385 253 152 152 @151
  741. FILL.4            abs.                0xffffffff
  742.      342 341 @152
  743. RAM2_BASE         abs.                0x10000
  744.      180 @154
  745. ROM2_BASE         abs.                0x80000
  746.      181 @155
  747. VECTSIZ           abs.                0x400
  748.      249 160 @157
  749. USERLEN           abs.                0x1000
  750.      160 @158
  751. MEMINC            abs.                0x4000
  752.      160 @159
  753. STKLEN            abs.                0x2bfc
  754.      249 @160
  755. ABORTLVL          abs.                0x7
  756.      @165
  757. ABORTVEC          abs.                0x1f
  758.      @166
  759. ACFAILVL          abs.                0x7
  760.      @167
  761. ACFAILVC          abs.                0x41
  762.      @168
  763. TIMERLVL          abs.                0x6
  764.      335 @169
  765. TIMERVEC          abs.                0x42
  766.      335 @170
  767. ADDRMASK          abs.                0xfff800
  768.      184 183 182 181 180 179 178 @177
  769. RAM               abs.                0x0
  770.      302 300 298 266 264 @178
  771. ROM               abs.                0x60000
  772.      289 @179
  773. RAM2              abs.                0x10000
  774.      318 316 314 284 270 268 @180
  775. ROM2              abs.                0x80000
  776.      312 310 274 272 @181
  777. FPCP              abs.                0xffe800
  778.      308 276 @182
  779. IRAM              abs.                0x40000
  780.      @183
  781. AVEC_7            abs.                0xfff800
  782.      306 280 @184
  783. CSBAR_XX          abs.                0x0
  784.      304 282 278 @186
  785. CSOR_XX           abs.                0x0
  786.      305 283 279 @187
  787. B2K               abs.                0x0
  788.      308 276 @192
  789. B8K               abs.                0x1
  790.      @193
  791. B16K              abs.                0x2
  792.      @194
  793. B64K              abs.                0x3
  794.      318 316 314 302 300 298 284 270 268 266
  795.      264 @195
  796. B128K             abs.                0x4
  797.      312 310 289 274 272 @196
  798. B256K             abs.                0x5
  799.      @197
  800. B512K             abs.                0x6
  801.      @198
  802. B1M               abs.                0x7
  803.      @199
  804. ASYNC             abs.                0x0
  805.      @200
  806. SYNC              abs.                0x8000
  807.      @201
  808. CS_UPPB           abs.                0x4000
  809.      319 313 299 285 273 265 @202
  810. CS_LOWB           abs.                0x2000
  811.      317 311 301 275 271 267 @203
  812. CS_BOTHB          abs.                0x6000
  813.      315 309 307 303 290 281 277 269 @204
  814. CS_R              abs.                0x800
  815.      315 307 303 290 281 269 @205
  816. CS_W              abs.                0x1000
  817.      319 317 301 299 285 271 @206
  818. CS_RW             abs.                0x1800
  819.      313 311 309 277 275 273 267 265 @207
  820. CS_AS             abs.                0x0
  821.      319 317 315 313 311 309 307 303 301 299
  822.      290 285 281 277 275 273 271 269 267 265
  823.      @208
  824. CS_DS             abs.                0x400
  825.      @209
  826. CS_FAST           abs.                0xe
  827.      303 301 299 @210
  828. CS_EXT            abs.                0xf
  829.      309 277 @211
  830. CS_WAIT           abs.                0x40
  831.      319 317 315 313 311 307 290 285 281 275
  832.      273 271 269 267 265 @212
  833. CS_CSP            abs.                0x0
  834.      307 281 @213
  835. CS_USP            abs.                0x10
  836.      @214
  837. CS_SSP            abs.                0x20
  838.      @215
  839. CS_SUSP           abs.                0x30
  840.      319 317 315 313 311 309 303 301 299 290
  841.      285 277 275 273 271 269 267 265 @216
  842. CS_LVL            abs.                0x2
  843.      307 281 @217
  844. CS_AVEC           abs.                0x1
  845.      307 281 @218
  846. CHECKVAL          abs.                0xb930
  847.      254 @225
  848. SECTD             abs.                0x0
  849.      @244
  850. SECTP             abs.                0x8
  851.      246 @245
  852. PWR_SSP           .text    8          0x0
  853.      @249
  854. PWR_PC            .text    8          0x4
  855.      @250
  856. CHECKALT          .text    8          0xc
  857.      @253
  858. PWR_END           .text    8          0xc0
  859.      @386
  860. SIGN$2            .text    8          0x200
  861.      @405 395
  862. SIGN$1            .text    8          0x171
  863.      @396 395
  864. SIGN$3            .text    8          0x174
  865.      398 @397
  866. SIGN1SZ           abs.                0x2b
  867.      @398
  868. SIGN$4            .text    8          0x1c5
  869.      402 @401
  870. SIGN2SZ           abs.                0x2a
  871.      @402
  872. SIGN3SZ           abs.                0x11
  873.      @403
  874. .text             section  8           
  875. 165 symbols
  876.